ESP 芯片勘误表 Choose target... Choose version... ESP32-C2 系列芯片勘误表 芯片版本标识 勘误表 所有错误描述 各芯片版本的已知错误 修订历史 相关资源与法律声明 相关文档和资源 免责声明和版权公告 ESP 芯片勘误表 ESP32-C2 系列芯片勘误表 下载 PDF ESP32-C2 系列芯片勘误表 [English] 本文档描述了 ESP32-C2 系列芯片的已知错误。 本文档主要包括以下章节： 芯片版本标识 介绍如何识别包含本文档所述错误解决方案的特定 ESP32-C2 芯片版本或特定批次的 ESP32-C2 芯片及芯片相关产品。 勘误表 错误和影响芯片版本的概览。 所有错误描述 错误的详细描述，包括错误出现的条件、芯片预期行为和实际行为、错误原因、对用户的影响、变通方法及解决方案。 各芯片版本的已知错误 按芯片版本分类的错误描述。 修订历史 本文档的修订说明。 如需阅读其他芯片的勘误表，请在页面左上方的下拉菜单中选择目标芯片。 重要 ESP32-C2 芯片当前仅有 ESP8684 一个系列，因此本文中出现的 ESP32-C2 指的就是 ESP8684 系列芯片。 下一页 对本文档有建议？ 提交文档反馈 帮助完善本文档？ 在 GitHub 上修改 查找更多资料？ 访问乐鑫社区 联系商务支持 联系技术支持 © 版权所有 2024 - 2026, Espressif Systems (Shanghai) Co., Ltd 利用 Sphinx 构建，使用的 基于 RTD Sphinx 的主题 。 ESP 芯片勘误表 Choose target... Choose version... ESP32-C2 系列芯片勘误表 芯片版本标识 勘误表 所有错误描述 各芯片版本的已知错误 v0.0 (2) v1.0 (2) v1.1 (1) [CPU-863] 非对齐内存访问可能触发异常 v1.2 (1) v2.0 (1) 修订历史 相关资源与法律声明 相关文档和资源 免责声明和版权公告 ESP 芯片勘误表 各芯片版本的已知错误 芯片版本: v1.1 下载 PDF 芯片版本: v1.1 已知错误 [CPU-863] 非对齐内存访问可能触发异常 下一页 上一页 对本文档有建议？ 提交文档反馈 帮助完善本文档？ 在 GitHub 上修改 查找更多资料？ 访问乐鑫社区 联系商务支持 联系技术支持 © 版权所有 2024 - 2026, Espressif Systems (Shanghai) Co., Ltd 利用 Sphinx 构建，使用的 基于 RTD Sphinx 的主题 。 ESP 芯片勘误表 Choose target... Choose version... ESP32-C2 系列芯片勘误表 芯片版本标识 勘误表 所有错误描述 [CPU-863] 非对齐内存访问可能触发异常 描述 变通方法 解决方案 [XTAL-5948] 40 MHz 晶振无法工作 描述 变通方法 解决方案 各芯片版本的已知错误 修订历史 相关资源与法律声明 相关文档和资源 免责声明和版权公告 ESP 芯片勘误表 所有错误描述 下载 PDF 所有错误描述 [English] [CPU-863] 非对齐内存访问可能触发异常 影响版本： v0.0 v1.0 v1.1 v1.2 v2.0 描述 非对齐的 load 指令后紧跟 store 指令时，如果 load 地址和 store 地址所在区域通过物理存储器保护 (Physical Memory Protection, PMP) 或物理存储器属性 (Physical Memory Attributes, PMA) 配置了不同的访问权限，则可能触发加载访问错误异常（Load access fault，异常代码 5）。 例如，从 flash 或 ROM 拷贝非对齐字到 RAM 时，容易触发该问题： lw a0, 0(a1) # 从只读 PMP 区域（如 ROM）加载非对齐 32 位地址 sw a0, 0(a2) # 存储到可读写 PMP 区域（例如 RAM） 根因： 非对齐的 load 如果跨越字边界，该指令在内部会被拆分为两次传输。由于设计中的时序对齐问题，非对齐 load 的第二次传输可能错误地按照 store 的访问权限检查，而非按照 load 的访问权限检查，从而触发异常。 变通方法 RISC-V 规范不保证硬件支持非对齐访问。通用代码应避免依赖非对齐访问。若因移植第三方库等原因无法避免非对齐访问，可以采用以下变通方法： 在非对齐 load 与随后的 store 之间插入一条或多条 nop 指令，避免上述错误的权限检查。 备注 支持 --fix-esp-pmp-misalign 选项的链接器可在连续的 load 与 store 指令之间自动插入 nop 指令。该选项较为保守，即使指令不会触发异常（例如访问地址已对齐、或两次访问位于同一 PMP 区域），也可能插入多余的 nop。 在内存拷贝时，仅对数据块首尾两个非对齐字使用非对齐 load/store，中间部分的数据则使用对齐的 load/store 拷贝。相比于全程插入 nop 指令的方法，该方法所需的 nop 指令更少，性能也更好。 为非对齐 load 与随后 store 所访问的存储器区域配置相同的 PMP/PMA 权限。这可能需要在相关代码前后保存并恢复权限设置。 解决方案 暂无 修复计划。 [XTAL-5948] 40 MHz 晶振无法工作 影响版本： v0.0 v1.0 描述 ESP32-C2 产品设计本应同时支持 26 MHz 和 40 MHz 晶振。 但是，对于 revision v1.0 及之前的版本，部分芯片在配备 40 MHz 晶振时无法正常工作。问题的具体表现包括时钟错误或在上电启动时打印乱码等。 变通方法 使用芯片版本 v1.0 及之前版本的芯片时，避免搭配 40 MHz 晶振，仅搭配 26 MHz 晶振使用。 解决方案 已在芯片版本 v1.1 中修复，可以同时支持 26 MHz 和 40 MHz 晶振。 下一页 上一页 对本文档有建议？ 提交文档反馈 帮助完善本文档？ 在 GitHub 上修改 查找更多资料？ 访问乐鑫社区 联系商务支持 联系技术支持 © 版权所有 2024 - 2026, Espressif Systems (Shanghai) Co., Ltd 利用 Sphinx 构建，使用的 基于 RTD Sphinx 的主题 。 ESP 芯片勘误表 Choose target... Choose version... ESP32-C2 系列芯片勘误表 芯片版本标识 勘误表 所有错误描述 各芯片版本的已知错误 v0.0 (2) v1.0 (2) [XTAL-5948] 40 MHz 晶振无法工作 描述 变通方法 解决方案 [CPU-863] 非对齐内存访问可能触发异常 v1.1 (1) v1.2 (1) v2.0 (1) 修订历史 相关资源与法律声明 相关文档和资源 免责声明和版权公告 ESP 芯片勘误表 各芯片版本的已知错误 芯片版本: v0.0 [XTAL-5948] 40 MHz 晶振无法工作 下载 PDF [XTAL-5948] 40 MHz 晶振无法工作 影响版本： v0.0 v1.0 描述 ESP32-C2 产品设计本应同时支持 26 MHz 和 40 MHz 晶振。 但是，对于 revision v1.0 及之前的版本，部分芯片在配备 40 MHz 晶振时无法正常工作。问题的具体表现包括时钟错误或在上电启动时打印乱码等。 变通方法 使用芯片版本 v1.0 及之前版本的芯片时，避免搭配 40 MHz 晶振，仅搭配 26 MHz 晶振使用。 解决方案 已在芯片版本 v1.1 中修复，可以同时支持 26 MHz 和 40 MHz 晶振。 下一页 上一页 对本文档有建议？ 提交文档反馈 帮助完善本文档？ 在 GitHub 上修改 查找更多资料？ 访问乐鑫社区 联系商务支持 联系技术支持 © 版权所有 2024 - 2026, Espressif Systems (Shanghai) Co., Ltd 利用 Sphinx 构建，使用的 基于 RTD Sphinx 的主题 。 ESP 芯片勘误表 Choose target... Choose version... ESP32-C2 系列芯片勘误表 芯片版本标识 勘误表 所有错误描述 各芯片版本的已知错误 v0.0 (2) [XTAL-5948] 40 MHz 晶振无法工作 [CPU-863] 非对齐内存访问可能触发异常 v1.0 (2) v1.1 (1) v1.2 (1) v2.0 (1) 修订历史 相关资源与法律声明 相关文档和资源 免责声明和版权公告 ESP 芯片勘误表 各芯片版本的已知错误 芯片版本: v0.0 下载 PDF 芯片版本: v0.0 已知错误 [XTAL-5948] 40 MHz 晶振无法工作 [CPU-863] 非对齐内存访问可能触发异常 下一页 上一页 对本文档有建议？ 提交文档反馈 帮助完善本文档？ 在 GitHub 上修改 查找更多资料？ 访问乐鑫社区 联系商务支持 联系技术支持 © 版权所有 2024 - 2026, Espressif Systems (Shanghai) Co., Ltd 利用 Sphinx 构建，使用的 基于 RTD Sphinx 的主题 。 ESP 芯片勘误表 Choose target... Choose version... ESP32-C2 系列芯片勘误表 芯片版本标识 勘误表 所有错误描述 各芯片版本的已知错误 v0.0 (2) v1.0 (2) [XTAL-5948] 40 MHz 晶振无法工作 [CPU-863] 非对齐内存访问可能触发异常 v1.1 (1) v1.2 (1) v2.0 (1) 修订历史 相关资源与法律声明 相关文档和资源 免责声明和版权公告 ESP 芯片勘误表 各芯片版本的已知错误 芯片版本: v1.0 下载 PDF 芯片版本: v1.0 已知错误 [XTAL-5948] 40 MHz 晶振无法工作 [CPU-863] 非对齐内存访问可能触发异常 下一页 上一页 对本文档有建议？ 提交文档反馈 帮助完善本文档？ 在 GitHub 上修改 查找更多资料？ 访问乐鑫社区 联系商务支持 联系技术支持 © 版权所有 2024 - 2026, Espressif Systems (Shanghai) Co., Ltd 利用 Sphinx 构建，使用的 基于 RTD Sphinx 的主题 。 ESP 芯片勘误表 Choose target... Choose version... ESP32-C2 系列芯片勘误表 芯片版本标识 勘误表 所有错误描述 各芯片版本的已知错误 修订历史 相关资源与法律声明 相关文档和资源 免责声明和版权公告 ESP 芯片勘误表 勘误表 下载 PDF 勘误表 [English] 表 4 勘误表 类别 勘误编号 描述 影响版本 v0.0 v1.0 v1.1 v1.2 v2.0 RISC-V CPU CPU-863 [CPU-863] 非对齐内存访问可能触发异常 Y Y Y Y Y 晶振 XTAL-5948 [XTAL-5948] 40 MHz 晶振无法工作 Y Y 下一页 上一页 对本文档有建议？ 提交文档反馈 帮助完善本文档？ 在 GitHub 上修改 查找更多资料？ 访问乐鑫社区 联系商务支持 联系技术支持 © 版权所有 2024 - 2026, Espressif Systems (Shanghai) Co., Ltd 利用 Sphinx 构建，使用的 基于 RTD Sphinx 的主题 。 ESP 芯片勘误表 Choose target... Choose version... ESP32-C2 系列芯片勘误表 芯片版本标识 勘误表 所有错误描述 各芯片版本的已知错误 修订历史 相关资源与法律声明 相关文档和资源 免责声明和版权公告 ESP 芯片勘误表 免责声明和版权公告 下载 PDF 免责声明和版权公告 [English] 本文档中的信息，包括供参考的 URL 地址，如有变更，恕不另行通知。 本文档可能引用了第三方的信息，所有引用的信息均为“按现状”提供，乐鑫不对信息的准确性、真实性做任何保证。 乐鑫不对本文档的内容做任何保证，包括内容的适销性、是否适用于特定用途，也不提供任何其他乐鑫提案、规格书或样品在他处提到的任何保证。 乐鑫不对本文档是否侵犯第三方权利做任何保证，也不对使用本文档内信息导致的任何侵犯知识产权的行为负责。本文档在此未以禁止反言或其他方式授予任何知识产权许可，不管是明示许可还是暗示许可。 Wi-Fi 联盟成员标志归 Wi-Fi 联盟所有。蓝牙标志是 Bluetooth SIG 的注册商标。 文档中提到的所有商标名称、商标和注册商标均属其各自所有者的财产，特此声明。 上一页 对本文档有建议？ 提交文档反馈 帮助完善本文档？ 在 GitHub 上修改 查找更多资料？ 访问乐鑫社区 联系商务支持 联系技术支持 © 版权所有 2024 - 2026, Espressif Systems (Shanghai) Co., Ltd 利用 Sphinx 构建，使用的 基于 RTD Sphinx 的主题 。 ESP 芯片勘误表 Choose target... Choose version... ESP32-C2 系列芯片勘误表 芯片版本标识 勘误表 所有错误描述 各芯片版本的已知错误 修订历史 相关资源与法律声明 相关文档和资源 免责声明和版权公告 ESP 芯片勘误表 修订历史 下载 PDF 修订历史 [English] 表 5 修订历史 日期 版本 发布说明 2026-10-15 v1.4 所有错误描述 新增章节 [CPU-863] 非对齐内存访问可能触发异常 2026-06-01 v1.3 芯片版本标识 更新芯片丝印示意图 2025-01-02 v1.2 芯片版本标识 新增芯片版本 v1.2 和 v2.0 的相关信息 2023-08-17 v1.1 芯片版本标识 新增模组丝印芯片版本标识 2022-12-14 v1.0 首次发布 下一页 上一页 对本文档有建议？ 提交文档反馈 帮助完善本文档？ 在 GitHub 上修改 查找更多资料？ 访问乐鑫社区 联系商务支持 联系技术支持 © 版权所有 2024 - 2026, Espressif Systems (Shanghai) Co., Ltd 利用 Sphinx 构建，使用的 基于 RTD Sphinx 的主题 。 ESP 芯片勘误表 Choose target... Choose version... ESP32-C2 系列芯片勘误表 芯片版本标识 勘误表 所有错误描述 各芯片版本的已知错误 v0.0 (2) v1.0 (2) v1.1 (1) v1.2 (1) v2.0 (1) [CPU-863] 非对齐内存访问可能触发异常 描述 变通方法 解决方案 修订历史 相关资源与法律声明 相关文档和资源 免责声明和版权公告 ESP 芯片勘误表 各芯片版本的已知错误 芯片版本: v0.0 [CPU-863] 非对齐内存访问可能触发异常 下载 PDF [CPU-863] 非对齐内存访问可能触发异常 影响版本： v0.0 v1.0 v1.1 v1.2 v2.0 描述 非对齐的 load 指令后紧跟 store 指令时，如果 load 地址和 store 地址所在区域通过物理存储器保护 (Physical Memory Protection, PMP) 或物理存储器属性 (Physical Memory Attributes, PMA) 配置了不同的访问权限，则可能触发加载访问错误异常（Load access fault，异常代码 5）。 例如，从 flash 或 ROM 拷贝非对齐字到 RAM 时，容易触发该问题： lw a0, 0(a1) # 从只读 PMP 区域（如 ROM）加载非对齐 32 位地址 sw a0, 0(a2) # 存储到可读写 PMP 区域（例如 RAM） 根因： 非对齐的 load 如果跨越字边界，该指令在内部会被拆分为两次传输。由于设计中的时序对齐问题，非对齐 load 的第二次传输可能错误地按照 store 的访问权限检查，而非按照 load 的访问权限检查，从而触发异常。 变通方法 RISC-V 规范不保证硬件支持非对齐访问。通用代码应避免依赖非对齐访问。若因移植第三方库等原因无法避免非对齐访问，可以采用以下变通方法： 在非对齐 load 与随后的 store 之间插入一条或多条 nop 指令，避免上述错误的权限检查。 备注 支持 --fix-esp-pmp-misalign 选项的链接器可在连续的 load 与 store 指令之间自动插入 nop 指令。该选项较为保守，即使指令不会触发异常（例如访问地址已对齐、或两次访问位于同一 PMP 区域），也可能插入多余的 nop。 在内存拷贝时，仅对数据块首尾两个非对齐字使用非对齐 load/store，中间部分的数据则使用对齐的 load/store 拷贝。相比于全程插入 nop 指令的方法，该方法所需的 nop 指令更少，性能也更好。 为非对齐 load 与随后 store 所访问的存储器区域配置相同的 PMP/PMA 权限。这可能需要在相关代码前后保存并恢复权限设置。 解决方案 暂无 修复计划。 下一页 上一页 对本文档有建议？ 提交文档反馈 帮助完善本文档？ 在 GitHub 上修改 查找更多资料？ 访问乐鑫社区 联系商务支持 联系技术支持 © 版权所有 2024 - 2026, Espressif Systems (Shanghai) Co., Ltd 利用 Sphinx 构建，使用的 基于 RTD Sphinx 的主题 。 ESP 芯片勘误表 Choose target... Choose version... ESP32-C2 系列芯片勘误表 芯片版本标识 勘误表 所有错误描述 各芯片版本的已知错误 v0.0 (2) v1.0 (2) v1.1 (1) v1.2 (1) v2.0 (1) [CPU-863] 非对齐内存访问可能触发异常 修订历史 相关资源与法律声明 相关文档和资源 免责声明和版权公告 ESP 芯片勘误表 各芯片版本的已知错误 芯片版本: v2.0 下载 PDF 芯片版本: v2.0 已知错误 [CPU-863] 非对齐内存访问可能触发异常 下一页 上一页 对本文档有建议？ 提交文档反馈 帮助完善本文档？ 在 GitHub 上修改 查找更多资料？ 访问乐鑫社区 联系商务支持 联系技术支持 © 版权所有 2024 - 2026, Espressif Systems (Shanghai) Co., Ltd 利用 Sphinx 构建，使用的 基于 RTD Sphinx 的主题 。 ESP 芯片勘误表 Choose target... Choose version... ESP32-C2 系列芯片勘误表 芯片版本标识 芯片版本编号 主要标识方式 eFuse 位 芯片标识 模组标识 其他标识方式 日期代码 生产工单 ESP-IDF 支持版本 相关文档 勘误表 所有错误描述 各芯片版本的已知错误 修订历史 相关资源与法律声明 相关文档和资源 免责声明和版权公告 ESP 芯片勘误表 芯片版本标识 下载 PDF 芯片版本标识 [English] 乐鑫引入了新的 vM.X 编号方案来表示芯片的修订版本。本指南概述了该编号方案的含义，并介绍了芯片版本的其他各类标识。 芯片版本编号 乐鑫使用 vM.X 编码方式表示芯片版本 (Chip Revision)。 M – 主版本号，表示芯片修订的主要版本。该号码变更表示在旧版芯片上使用的软件与新版芯片不兼容，需要升级软件方可使用。 X – 次版本号，表示芯片修订的次要版本。该号码变更表示在旧版芯片上使用的软件与新版芯片兼容，无需升级软件。 vM.X 编码方式将取代旧的编码方式，包括 ECO 编码、Vxxx 编码等。 主要标识方式 eFuse 位 芯片版本使用两个 eFuse 字段编码： EFUSE_BLK2_DATA1_REG[21:20] EFUSE_BLK2_DATA1_REG[19:16] 表 1 eFuse 版本标示位 标示位 芯片版本 v0.0 v1.0 v1.1 v1.2 v2.0 主版本号 EFUSE_BLK2_DATA1_REG[21] 0 0 0 0 1 EFUSE_BLK2_DATA1_REG[20] 0 1 1 1 0 次版本号 EFUSE_BLK2_DATA1_REG[19] 0 0 0 0 0 EFUSE_BLK2_DATA1_REG[18] 0 0 0 0 0 EFUSE_BLK2_DATA1_REG[17] 0 0 0 1 0 EFUSE_BLK2_DATA1_REG[16] 0 0 1 0 0 芯片标识 芯片丝印的 Espressif Tracking Information（乐鑫追踪信息） 行 图 1 芯片丝印示意图 表 2 芯片丝印芯片版本标识 芯片版本 Espressif Tracking Information v0.0 X A XXXXXXXX v1.0 X AA XXXXXXX v1.1 X B XXXXXXXX v1.2 X C XXXXXXXX v2.0 X D XXXXXXXX 模组标识 模组丝印的 规格标识码 行 图 2 模组丝印示意图 表 3 模组丝印芯片版本标识 芯片版本 规格标识码 v0.0 — 1 v1.0 XA XXXX v1.1 XB XXXX v1.2 MC XXXX v2.0 MD XXXX 1 无规格标识码用 “—” 表示，说明带有该芯片版本的模组未量产。 其他标识方式 日期代码 有些芯片错误不需要在晶圆片上修复，即不需要引入新的芯片版本。 此时，芯片可通过丝印中的 Date Code（日期代码） 来识别，如图 芯片标识。更多信息，请参考 ESP32-C2 芯片包装信息 > 芯片丝印。 生产工单 内置芯片的模组可通过物料标签中的 生产工单 (PW Number) 来识别，如图 模组物料标签。更多信息，请参考 ESP32-C2 模组包装信息 > 披萨盒。 图 3 模组物料标签 备注 注意，仅装在铝箔袋中的模组卷盘含有 生产工单 (PW Number) 信息。 ESP-IDF 支持版本 关于特定芯片版本的 ESP-IDF 支持版本，请参考 ESP-IDF 版本与乐鑫芯片版本兼容性。 相关文档 更多关于芯片版本升级及识别系列产品版本的信息，请参考 ESP32-C2 产品/工艺变更通知 (PCN)。 芯片版本的编码策略，请参考 关于芯片版本 (Chip Revision) 编码方式的兼容性公告。 下一页 上一页 对本文档有建议？ 提交文档反馈 帮助完善本文档？ 在 GitHub 上修改 查找更多资料？ 访问乐鑫社区 联系商务支持 联系技术支持 © 版权所有 2024 - 2026, Espressif Systems (Shanghai) Co., Ltd 利用 Sphinx 构建，使用的 基于 RTD Sphinx 的主题 。 ESP 芯片勘误表 Choose target... Choose version... ESP32-C2 系列芯片勘误表 芯片版本标识 勘误表 所有错误描述 各芯片版本的已知错误 v0.0 (2) v1.0 (2) v1.1 (1) v1.2 (1) v2.0 (1) 修订历史 相关资源与法律声明 相关文档和资源 免责声明和版权公告 ESP 芯片勘误表 各芯片版本的已知